EmailXMLTagsEditHistoryDiscussion (2)

Linux En-Caja - Grupo de inter茅s en GNU/Linux Embebido

Esta es la p谩gina de un grupo de estudio conformado por personas interesadas en sacar mayor provecho del Kernel Linux y del sistema operativo GNU/Linux. Nos interesa:

Escriba a linuxencaja@googlegroups.com si tiene preguntas sobre esta Wiki.

Google Groups Ingresar a la lista de discusi贸n del grupo
Email:
Archivo de mensajes

    1. Documentaci贸n
      1. Art铆culos y documentos hechos por el grupo
    2. Slides
      1. FAQ - Preguntas Frecuentes
        1. 驴C贸mo ingreso al grupo?
        2. 驴C贸mo edito las p谩ginas de esta Wiki?
        3. Quiero aprender Verilog para programar FPGAs. 驴Qu茅 hago?
        4. 驴Qu茅 herramientas de s铆ntesis y/o Simulaci贸n puedo usar?
        5. 驴Qu茅 es mejor, Verilog 贸 VHDL?
        6. Si no tengo un procesador ARM, 驴Puedo usar un emulador?
        7. 驴C贸mo uso subversion?
      2. Enlaces
    3. En las noticias

Documentaci贸n

Art铆culos y documentos hechos por el grupo

Instalando Debian en User Mode Linux
UML es muy 煤til para aprender a programar m贸dulos para el Kernel Linux.
ecb_at91_debian1.pdf
Paper sobre Debian en el ECB_AT91 pulicado a inicios del 2006.
Programaci贸n de drivers para dispositivos
Documento en progreso con ejemplos para la creaci贸n de drivers para Linux.

Slides

FAQ - Preguntas Frecuentes

驴C贸mo ingreso al grupo?

S贸lo tiene que inscribirse a la lista de correo.

El grupo trabaja definiendo y ejecutando proyectos. Se hacen reuniones peri贸dicas, por el momento s贸lo en Bogot谩 (Colombia).

Usted no necesita ir a las reuniones para participar en el grupo. Las actividades se coordinan en la lista de correo.

驴C贸mo edito las p谩ginas de esta Wiki?

Lea las instrucciones.

Quiero aprender Verilog para programar FPGAs. 驴Qu茅 hago?

Este tutorial es una buena forma de comenzar.

Es importante usar una herramienta de s铆ntesis y simulaci贸n. Ver el siguiente punto de la FAQ.

Otros tutoriales:

驴Qu茅 herramientas de s铆ntesis y/o Simulaci贸n puedo usar?
驴Qu茅 es mejor, Verilog 贸 VHDL?

Con verilog hay que escribir menos y uno no tiene que preocuparse tanto por el manejo de los registros. Por ejemplo, si en VHDL hay que adicionar dos registros, uno de 8 bits y otro de 4, hay que hacer una funci贸n de conversi贸n antes de hacer la suma. En Verilog esto es autom谩tico.

Un tutorial de VHDL:

驴C贸mo uso subversion?

Usamos subversion porque el uso de un sistema de control de versiones facilita mucho la escritura de software. Puede leer:

En las noticias

Last update: 2009-06-24 (Rev 15680)

svnwiki $Rev: 15576 $